

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. ESPRESSIONI BOOLEANE PER IL BIT RISULTATO ED IL BIT RIPORTO 3

2. SOMMATORE COMPLETO A UN BIT 6

3. ALU A UN BIT PER AND, OR, ADD 8

BIBLIOGRAFIA 10

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Espressioni Booleane per il bit Risultato ed il bit Riporto

L'Unità Aritmetico Logica, indicata con l'acronimo ALU, è una componente fondamentale di ogni computer, progettata per eseguire le principali funzioni aritmetiche, come somma e sottrazione, e logiche, come AND e OR.

Oltre che per il calcolo del risultato delle istruzioni aritmetico-logiche, come *add*, *sub*, *and*, *or*, l'ALU interviene anche nell'esecuzione di istruzioni che richiedono il calcolo di un indirizzo, come *load* e *store*, o il confronto tra due operandi, come *beq*.

Tutte queste operazioni richiedono la realizzazione di *funzioni*, cioè corrispondenze *input-output* senza capacità di memorizzazione, quindi l'ALU è una *Rete Combinatoria*.

La metodologia per il progetto del circuito digitale dell'ALU è guidata da idee di base che si sono mantenute nel tempo, mentre la tecnologia utilizzata per l'implementazione ha subito enormi sviluppi e modificazioni.

Descriviamo la metodologia di progetto partendo da una semplice ALU per l'implementazione delle funzioni fondamentali di AND e OR bit a bit tra sequenze binarie e dell'ADDIZIONE tra numeri interi rappresentati in Notazione in complemento a 2.

L'implementazione di ulteriori funzioni viene realizzata mediante modifiche del circuito con l'aggiunta di elementi che portano alla definizione di una *Rete Combinatoria* via via più complessa.

La capacità di eseguire l'ADDIZIONE tra numeri interi rappresentati da sequenze binarie è certamente un requisito irrinunciabile del progetto dell'ALU.

Ricordiamo che l'addizione tra operandi rappresentati in Notazione in complemento a 2 si esegue effettuando addizioni sulle singole posizioni. In ogni posizione si calcola la somma dei corrispondenti bit degli operandi e del riporto, ottenendo il bit del **Risultato** e il bit di **Riporto sulla posizione successiva**.

Il riporto nella posizione meno significativa è fissato uguale a 0, il riporto nella posizione più significativa ed il successivo sono utilizzati per la segnalazione dell'*Errore di Overflow*.

ESEMPIO

1111111111111111111111111111101***0***		
11111111111111111111111111111101	+	–3 +
00000000000000000000000000000101	=	+5 =
00000000000000000000000000000010		+2

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La somma dei tre bit presenti su ogni posizione può dare luogo ai seguenti valori espressi sia in base 10 che in base 2:

ADDIZIONE DEI TRE BIT SULLA SINGOLA POSIZIONE

	base 10	base 2
tutti i tre bit uguali a 0	0	**0 0**
un bit uguale a 1	1	**0 1**
due bit uguali a 1	2	**1 0**
tutti i tre bit uguali a 1	3	**1 1**

bit di riporto successivo ***bit del risultato***

Quindi, la *Rete Combinatoria* che implementa l'addizione su una singola posizione deve calcolare le due *funzioni Booleane* riportate nella seguente Tavola di verità, che forniscono i valori del bit **Result**, che fornisce il risultato relativo alla posizione, e del bit **CarryOut**, che costituisce il riporto per il calcolo sulla posizione successiva:

Addizione sulla singola posizione				
INPUT			OUTPUT	
Operando **a**	*Operando* **b**	*Riporto input* **CarryIn**	*Riporto output* **CarryOut**	*Risultato* **Result**
0	0	0	0	0
0	0	1	0	1 ←
0	1	0	0	1 ←
0	1	1	1 ←	0
1	0	0	0	1 ←
1	0	1	1 ←	0
1	1	0	1 ←	0
1	1	1	1 ←	1 ←

PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Il primo passo del procedimento di *Sintesi* di una *Rete Combinatoria* capace di effettuare l'Addizione sulla singola posizione determina le l'*Espressioni Booleane in forma Somma di Prodotti* associate alle due funzioni.

Considerando i *mintermini* corrispondenti ai valori 1 presenti nella Tavola di verità indicati dalle frecce si ottengono le seguenti espressioni per le due funzioni considerate:

$$\mathbf{CarryOut} = \bar{a}\cdot b\cdot CarryIn + a\cdot\bar{b}\cdot CarryIn + a\cdot b\cdot\overline{CarryIn} + a\cdot b\cdot CarryIn$$


$$\mathbf{Result} = \bar{a}\cdot\bar{b}\cdot CarryIn + \bar{a}\cdot b\cdot\overline{CarryIn} + a\cdot\bar{b}\cdot\overline{CarryIn} + a\cdot b\cdot CarryIn$$


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Sommatore completo a un bit

Nel secondo passo del procedimento di Sintesi si costruiscono le *Reti Combinatorie* corrispondenti alle *Espressioni Booleane* determinate nel primo passo.

Qui di seguito vengono riportate le Reti AND to OR equivalenti alle *Espressioni in forma Somma di Prodotti* prima riportate:






Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Le tecniche di MINIMIZZAZIONE consentono di determinare Espressioni equivalenti, dette *minimali*, allo scopo di ottenere circuiti corrispondenti più piccoli e più veloci.

La *Rete Combinatoria* che implementa le Espressioni *minimali* associate alle funzioni che calcolano l'Addizione sulla singola posizione è detta **Sommatore Completo** (in inglese ***full Adder***).

Il seguente simbolo grafico è utilizzato per rappresentare sinteticamente questo circuito, riportando solo i tre segnali *input* e i due segnali *output*:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. ALU a un bit per AND, OR, ADD


L'ALU è una componente del computer capace di eseguire diverse operazioni, quindi il circuito che realizza l'ALU ad un bit esegue in contemporanea il calcolo di più funzioni.

Iniziamo ad analizzare l'implementazione dell'ALU ad un bit per il calcolo degli operatori AND e OR e dell'ADDIZIONE.

Il calcolo degli operatori logici viene effettuato mediante le corrispondenti *porte logiche*, e il risultato dell'Addizione è fornito da un terminale *output* del Sommatore.

La scelta del particolare risultato richiesto viene fatta mediante **Segnali di controllo** dedicati a tale scopo.

Il *multiplexer* è il Modulo Combinatorio che realizza la selezione di un valore tra diverse possibilità disponibili, e il conseguente instradamento su un terminale di uscita.



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Quindi, per effettuare la selezione tra i tre risultati ottenuti viene introdotto un *multiplexer* 4 a 1 che utilizza il **segnale di controllo *Operation*S_1S_0 costituito da due bit** per l'instradamento di dati associati a quattro terminali di ingresso individuati dai numeri 0, 1, 2, 3 (rappresentati in binario dalle sequenze 00, 01, 10, 11).

La precedente figura mostra lo schema grafico dell'implementazione del circuito che realizza l'ALU ad un bit in cui il *multiplexer* 4 a 1 effettua la selezione tra i risultati delle porte AND, OR e del Sommatore, instradando il particolare valore richiesto sul terminale *output* in base al segnale di controllo *Operation* S_1S_0.

Il segnale *Less*, posto uguale a 0 e relativo al terminale *input* individuato dal numero 3, non è usato per il calcolo delle funzioni considerate. Viene utilizzato nell'estensione del circuito dell'ALU per effettuare l'esecuzione dell'istruzione *set on less then*.

La seguente tabella riassume le funzioni fornite in *output* in base ai valori dei due bit del segnale di controllo *Operation*S_1S_0:

Segnali di controllo *Operation* S_1S_0	**Funzione calcolata**
00	AND
01	OR
10	Addizione
11	usato per *set on less then*

L'ALU completa che effettua i calcoli su operandi rappresentati da sequenze di 32 bit si ottiene connettendo 32 ALU ad un bit, una per ogni posizione dei bit degli operandi.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).